[fusion_builder_container hundred_percent=”no” equal_height_columns=”no” menu_anchor=”” hide_on_mobile=”small-visibility,medium-visibility,large-visibility” class=”” id=”” background_color=”” background_image=”” background_position=”center center” background_repeat=”no-repeat” fade=”no” background_parallax=”none” parallax_speed=”0.3″ video_mp4=”” video_webm=”” video_ogv=”” video_url=”” video_aspect_ratio=”16:9″ video_loop=”yes” video_mute=”yes” overlay_color=”” overlay_opacity=”0.5″ video_preview_image=”” border_size=”” border_color=”” border_style=”solid” padding_top=”” padding_bottom=”” padding_left=”” padding_right=””][fusion_builder_row][fusion_builder_column type=”1_1″ layout=”1_1″ background_position=”left top” background_color=”” border_size=”” border_color=”” border_style=”solid” border_position=”all” spacing=”yes” background_image=”” background_repeat=”no-repeat” padding=”” margin_top=”0px” margin_bottom=”0px” class=”” id=”” animation_type=”” animation_speed=”0.3″ animation_direction=”left” hide_on_mobile=”small-visibility,medium-visibility,large-visibility” center_content=”no” last=”no” min_height=”” hover_type=”none” link=””][fusion_text]

DIRIGIDO A:

Estudiantes interesados en el desarrollo de Hardware por medio de VHDL.

OBJETIVO GENERAL:

Programar los FPGA de una manera práctica, familiarizándose con el lenguaje de programación VHDL.

OBJETIVOS PARTICULARES:

  • Conocer lo que es un FPGA y VHDL por medio de la tarjetas SYMBHIA y AVANXE, utilizando el software INTEGRA.
  • Realizar la descripción de hardware de circuitos combinacionales utilizando el software ISE WEB PACK.
  • Simular utilizando el software ISE WEB PACK, y elaborar sentencias concurrentes en VHDL.
  • Realizar un esquemático en ISE WEB PACK.
  • Uso de sintaxis secuenciales, por medio de las estructuras if-then- else y case-when.
  • Elaborar retardos en VHDL.
  • Aprender máquinas de estado mediante VHDL.

META:

El estudiante logrará un conocimiento teórico- practico en el uso de las FPGA y desarrollará hadware a través de VHDL

TEMARIO

  • FPGA
  • Diseño Comportamental y Estructural
  • Proyecto con ISE WEB PACK
  • Sentencias concurrentes en VHDL
  • Simular en ISE WEB PACK
  • Decodificardor en Display 7 segmentos
  • Diseño de Circuitos Secuenciales
  • Retardos
  • Contador con Display 7 segmentos
  • Máquinas de estado finito
  • Semáforos de crucero
  • Proyecto a elegir

INCLUYE:

  • Atención personalizada
  • Manual e información para el participante
  • Proyecto final a escoger
  • Constancia de participación

SOBRE EL CURSO

Modalidad: Presencial
Inversión : 5 días / 20 horas
Fechas: 24, 26, 28, 31 de enero y 02 de febrero
Horario: 09:00 am a 13:00 pm
Lugar: INTESC / Av. San Ignacio No 1834-L3 col. Jardines de San Manuel

COSTO

  • $2499 Incluye tarjeta de desarrollo Avanxe
  • $1999 Incluye tarjeta de desarrollo Symbhia
  • $599 Sólo el curso

INSCRIBETE

Solicita más información o envía tus datos a [email protected] o llama al 6 21 57 65 de Lunes a Viernes de 10:00 am a 6:00pm.
También puedes visitarnos en nuestras redes sociales oficiales.
[/fusion_text][/fusion_builder_column][/fusion_builder_row][/fusion_builder_container]
Lo siento, debes estar conectado para publicar un comentario.
Menú