Práctica 3 VHDL. Contador de 0 a 99.

El propósito de este proyecto es implementar un contador de 0 a 99 utilizando 2 display de cátodo común, el cual está controlado con un bit de inicio/paro y un bit de reset..

Se pueden utilizar display de ánodo común modificando el código.

  • CLK (Entrada – 1 bit): Reloj de la tarjeta a 50MHz.
  • INI (Entrada – 1 bit): Pin de entrada para inicio/paro del conteo, cuando INI = ‘1’ se inicia el conteo, cuando INI = ‘0’ el conteo se detiene
  • RESET (Entrada – 1 bits): Pin de entrada para reiniciar el conteo, cuando RESET = “1” el conteo se reinicia.
  • DISPLAY(Salida – 7 bits): Puerto de 7 bits que va conectado a los display de 7 segmentos.
  • TRANSISTOR(Salida – 2 bits): Puerto de salida que va conectado a los transistores que activan o desactivan los display.

Observa el vídeo tutorial.

Descargar el archivo del Proyecto

Menú